门阵列设计方法

来源:本站
导读:目前正在解读《门阵列设计方法》的相关信息,《门阵列设计方法》是由用户自行发布的知识型内容!下面请观看由(电工学习网 - www.9pbb.com)用户发布《门阵列设计方法》的详细说明。

集成电路产品分为两种形式,即标准化系列产品 ( 标准 IC) 和定制型产品 ( 定制 IC)

– 标准 IC 是指目前市面上流行的诸如 74 系列 TTL , 74 系 列 CMOS 和 10K 或 100K 系列 ECL 等产品.长期以来, 这类 IC 被用来组装各种机器系统,它们具有价格便 宜、测试方便、研制组装中小型机器系统灵活。便于 维护、生产和更换笋优点.但是其致命的缺点是性能 差,体现在速度、功耗、体积及可靠性等方面.因 此,标准 IC 已不能满足日益发展的高速大型机器系统 对 LSI 电路的需要。

– 定制型 IC 实质上是研究在晶片上的组装技术,它把标 准 IC 大量的外引线变成内引线,从而实现高密度的组 装;例如, MCA2500 门阵列器件与用标准 IC 装焊的相 应系统进行比较,密度提高了 700 倍,功耗下降到 1 / 12 .定制型 IC 又称专专用集成电路 (ASIC) ,它是 IC 生 产厂家按用户的特殊需要研制生产的产品,具有高度 保密性,不易被抄袭和仿制.最早出现的定制型产品 是全定制 IC ,是厂家专门为用生产的专用 LSI 或 VLSI 电 路,具备电路系统的最佳性能,如体积小、速度快、 功耗低、可靠性高等.但研制周期长 ( 有的长达 1—2 年 ) 。并且当品种多和批量小时,研制费用十分昂贵。 于是,就导致了半定制产品的出现。

– 半定制 IC 是指由 IC 生产厂家大批量生产的半成品芯 片,而最后几道布线互连工序按用户的特殊需要进 行,这就很好地解决了大规模生产和小批量需要之间 的矛盾.既满足了用户对电路性能的特殊需要,又达 到了生产周期短、成本低的目的.特别是引进了计算 机辅助设计工具 (CAD) 后。进一步缩短了设计生产周期 ( 设计开发叶间一般为飞一 4 周 ) ,并有效地解决了设计 可行性和产品可测性的问题,使半定制 IC 成为实现用 户专用 LSI 电路的有效途径.半定制 IC 包括数字阵列和 线性阵列。数字阵列中又分为门阵列 (Gate Array) 、标 准单元 (Standard Cell) 和可编程逻辑器件 (Programmable Logical Devices)

门阵列概述

门阵列是定制 VLSI ( Very Large Scale Integration) 的一个重要分支。门阵列的应用覆盖 了从高性能计算机到工业控制、仪器仪表、通 讯、航空航天和军事等各方面,现在门阵列方法 已成为电子工业的主力。

门阵列以其多品种、小批量和非重复性开发为支 配因素优于全定制方法.下面通过硅片制做过程 的流程图来了解门阵列的生产过程和门阵列的概 念.

门阵列设计方法

该图是经过加工的 晶片 ( Wafer ) ,它含 有很多管芯 ( Die ) , 如图中的小矩形方 块所示。将一个管 芯从晶片上切割下 来,封装后即成为 集成电路,被封装 的管芯也称为芯片 ( Chip ) .

门阵列设计方法

管芯由导电层、半导电层和非导电材料层构成,这些层用来 形成管芯的有源元件和无源元件.每一层上元件的几何尺寸 由掩膜确定.晶片上的每一层对应于一个掩膜,掩膜上有每 个管芯的重复图案,因此所有管芯的加工是同时进行的。上 述过程适用于任何集成电路的生产,不管是数字的或是摸 拟,也不管是门阵列或其他形式的 IC 。

图 2-1-2 是晶片加工的示意图。紫外光通过一张掩膜板在晶 片上形成一个图形。这个图形限制诸如杂质的参入途径,氧 化层和金属层刻蚀方位等加工过程。当做完一层后,紫外光 又通过另一张掩膜板在晶片上形成另一个图形,如此重复, 直到预期的生产周期全部结束。

晶片测试、切割并封装好管芯。根据标准 IC 和可编程 IC 制 成成品或半成品。

门阵列与标准 IC 之间的一个重要区别是门阵列作成半成品, 最后的金属布线层由定制人员设计,形成用户专用掩膜板, 再将半成品定制成满足用户要求的功能器件。不同的掩膜板 图形是各不相同的,而且图形之间必须严格地相互关联。

门阵列设计方法

门阵列定义

门阵列是一种最典型、应用最早、应用最广泛的半定制设 计方法.采用门阵列方法时,集成电路制造厂家首先设计 制造出由许多相同的、有规则排列且相互间没有连接起来 的单元电路组成的半成品芯片,称之为 “ 母片 ” 。然后, IC 生产厂家按照用户的要求,进行结构和逻辑设计,通过合 适的掩膜确定管芯的金属化层,将母片上的各单元电路连 接起来,形成具有指定功能的数字系统。

门阵列管芯是有规则排列的晶体管或其它元件,通用的输 入输出 (I/O) 单元以及有关焊接点的集合.门阵列的特点是 具有大量的潜在内部连接点,保证了设计者能采用不同的 元件互连方案来完成电路设计 ..

门阵列芯片中的元件分为有源元件和无源元件。有源元件是晶体管、 二极管;无源元件则包括电阻、电容、扩散或多晶硅形成的 ‘ 层下通道 ( 0nderpass) 、连接点、焊点、电源和地总线等。通过对这些元件进 行布线互连来完成电路设计。

门阵列大致可分为两类,即中、高速门阵列。前者主要用于通用逻辑 的替换,比如说通过替换一块由 SSI / MSI 集成电路组成的印制板来 降低生产成本。后者则用于计算机主机和微型机的生产,因为通过利 用 ECL 工艺可使门延时小于纳秒级,另外,门阵列潜在的应用领域是 用于高速数字信号处理。

门阵列的其它名称,如不约束的逻辑阵列 (ULAS : Uncommitted Logic Arrays) 、可结构化门阵列 (CGAS : Configurable GateArrays ) 、母 片法 ( Master Slices ) 和逻辑阵列等, Motorola 公司则使用宏单元阵列的 名称 ( Macrocell Array ) 来表明用户只能用宏单元,而不能用分离的晶体 管来设计门阵列。

门阵列的生产流程图,

门阵列设计方法

门阵列的结构

(1) 块单元方法.每个单元以有规则的间距按二维矩阵排列.单元之 间的空隙用作单元内部连接的通道,这些通道分为垂直通道和水平通道.

(2) 行单元方法.在这种情况下,各个单元背靠背地沿水平方向或垂 直方向排列,行与行或列与列之间留有较宽的间隙,用作单元之间的内部 连接通道.

(3) 邻接单元法.这里,每个单元紧密邻接,相互间不预留布线通 道.各单元间的相互连接是通过利用单元内部预留的空隙以及芯片上未加 以利用的单元来实现的,在设计各单元的结构时应作到这一点.

门阵列设计方法

在上述三种结构中,芯片的四周是输入/输出接口单 元.这些输人/输出功能包括电平转换、三态门输出,集 电极开路型输出、施密特触发器、振荡器、单稳态 , 触 发器等。一般来说,前两种结构允许单元间的自动布线, 布线分两层进行,两层的走线相互垂直.如果一层是金属 层,则另一层是具有层下通道或连接点形成的扩 ‘ 散或多晶 硅层.若采用另一种布线方法,则两层均为金属布线层, 其间带有接触孔 [ 或通道以进行层问互连.块单元结构的布 线通道占用了较大的芯片面积,芯片利用率刁但其布线难 度较大,对 CAD 软件要求较高.方面有较好的折衷

门阵列设计方法

(a) 如何使用两层金属层进行布线:下层(点划线)只在垂直方向布线;而上层 (实线)只在水平方向布线

(b) 在芯片上预定的位置设置多晶硅或扩散层下通道,这些通道用来完成上下两 层的互连走线。实线为金属线,小方块直通下层的连接孔。

宏单元

门阵列的最初形式是以简单的门作为基本单元.如果要生产种类 繁多、功能复杂的逻辑部件,以门为基本单元的阵列限制了逻辑 设计的灵活性及门的利用率,从而限制了集成度的提高。

宏单元 (Macrocell) 阵列的出现是门阵列的扩充,其芯片阵列上的 单元不是门而是一些互不相连的晶体管和电阻。宏单元阵列虽然 设计周期比门阵列长,却为用户提供了更大的设计灵活性,实现 更多样、复杂的功能集成,提高元件利用率,减小器件体积。

引进宏单元的概念后,用户有可能把整个机器系统设计在单一晶 片上。所谓宏单元实际上是预先定义好的逻辑功能块,即预先确 定好晶体管间互连、执行一定逻辑功能、并可重复使用的单元。 宏单元库中保存有由生产厂家约定好的各种逻辑功能块。

如 Fairchild 公司的 FGE 系列和 Motorola 公司的 MCA2500 宏单元 库中都有 80 多种 SSI / MSI 逻辑功能块.用户只要把自己要设计 的机器电路系统进行逻辑划分 ( 又称宏定义 ) ,将其分解成宏单元 库中现有的逻辑电路块,并安排在适当的位置。计算机自动生 成宏单元内部互连图,使其构成相应的功能部件 ( 如触发器、累 加器等 ) ,再自动生成宏单元之间的互连图,生产出所需的 VLSI 电路.

根据 宏单元 功能的复杂程度的不同,一个宏单元可由 1/4 、 1/2 、几个或几十个 基本单元 组成.例如 MCA2500 宏单元库 中, M200( 五输人或/或非 ) 由 1/4 基本单元组成; M281( 全加器 ) 由一个基本单元组成.基本单元中的 元件 ( 电阻,三极管等 ) 。

基本单元所包含的元件数,各厂家有不同的规定,但其设计宗 旨是以最少的元件实现尽可能多的品种组合,完成尽可能复杂 的功能,并使内部单元利用率最佳.如 FGE2500 阵列,内部单 元包含 26 个晶体管和 16 个电阻,可完成诸如 4 输入 “ 或非 ” 门, 4:l 多路转换器,带复位和清 0 输入端的 D 型主从触发器等复杂的 逻辑功能。

“ 单元 ” 这个术语,有两重不同的含义。一是表示门阵列中一组 有源元件 ( 如晶体管等 ) ,称为阵列单元;二是表示功能部件, 其功能是预先定义好的而且是通过晶体管之间的互连实现的。 依据布局的大小,它可能象一个逻辑元件那么小,也可能如整 个芯片那样大,但通常是介于二者之间。一般称为 ‘ 宏 ' (Macro) , “ 宏单元 ” 或者功能单元。有时,也分大的和小的 功能单元.小的功能单元称作微单元 (Microcelll8) ,它只包含少 量的门,简单的加法器, D 型触发器等。大的功能单元称为宏。

提醒:《门阵列设计方法》最后刷新时间 2023-07-10 03:56:51,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《门阵列设计方法》该内容的真实性请自行鉴别。