时序逻辑设计法适用于plc各输出信号的状态变化有一定的时间顺序的场合，在程序设计时根据画出的各输出信号的时序图，理顺各状态转换的时刻和转换条件，找出输出与输入及内部触点的对应关系，并进行适当简化。一般来讲，时序逻辑设计法应与经验法配合使用，否则将可能使逻辑关系过于复杂。
(1)根据控制要求，明确输入/输出信号个数。
(2)明确各输入和各输出信号之间的时序关系，画出各输入和输出信号的工作时序图。
(3)将时序图划分成若干个时间区段，找出区段间的分界点，弄清分界点处输出信号状态的转换关系和转换条件
(4) PLC的I/O、内部辅助继电器和定时器/计数器等进行分配。
(5)列出输出信号的逻辑表达式，根据逻辑表达式画出梯形图。
(6)通过模拟调试，检查程序是否符合控制要求，结合经验设计法进一步修改程序。