可编程ASIC器件

可编程ASIC器件,即可编程专用集成电路，专用集成电路的英文是Application Specific Integrated Circuit，简写为ASIC。所谓专用集成电路是相对于通用集成电路而言的，是专门为了某一种或几种特定功能而设计的。目前，由于VLSI工艺的发展，一片集成电路中可以包含数以万计的元件。一片ASIC能够代替一块包括许多片通用集成电路的印制电路板，甚至一部电子设备的电路可以仅由一片ASIC构成。因此ASIC器件与通用集成电路相比较，具有体积更小、功耗更低、可靠性提高和成本降低等优点。
按制造方法区分，ASIC可以分为全定制、半定制和可编程三类。
全定制方式是基于晶体管级的芯片设计。这种方式仔细考虑每个管子的尺寸、位置及管子之间的互连关系，其目标是密度高、速度快且功耗小。全定制ASlC芯片的各层(掩模)都是按特定电路功能专门制造，这种方式易于实现系统最优的性能，但是设计成本高且周期长。
半定制ASIC的单元电路则是用预制的门阵做成的，只有芯片最上层金属连线(掩模)是按电路功能专门设计制造的。由于这种方式采用了规则的布图模式．有利于布线规则的形成。它是在门阵列的基础上加工，.因而相对于全定制方式，生产周期短、成本低。
可编程ASIC芯片各层均已由工厂制好，不需要定制任何掩模，用户可以用开发工具按照自己的设计对可编程器件进行“编程”，以实现特定的逻辑功能，有些可编程ASIC器件还可多次重复编程。与全定制相比，利用可编程ASIC芯片设计数字系统可以缩短研制周期，降低设计费用和投资风险，特别适合于样机开发和小批量生产。因此，可编程ASIC芯片已经成为设计和实现数字系统的主要方式。
20世纪80年代专用集成电路ASIC以其体积小性能高成本低的优越性得到了广泛的发展。进入90年代后伴随着铜微处理器硅芯片技术的发展，可编程ASIC器件在体积与性能上得到了更加良好的体现。近十余年来，可编程Aslc器件作为ASIC的一个重要分枝，其制造技术和应用技术都取得了飞速的发展，主要表现在如下几个方面。
（１）高密度。当前的半导体工艺水平已经达到了深亚微米，时钟频率也在向千兆赫以上发展，数据传输位数达到每秒几十亿次。工艺上亚微米技术的采用，器件结构本身的改进，都使可编程片上系统的器件密度有极大的提高，如出现了集成度超过百万门的可编程ASIC器件，有代表性的是Allera的ApEXZK和 Xilinx的 VirtexlVrtex－E系列。更高密度的芯片还会不断出现，这为把更大的数字系统集成在一个芯片内提供了可能。因此，未来的集成电路技术的发展趋势，是把整上系统集成在一个芯片上去，这种芯片被称为片上系统（System on a Chip），简称SOC系统。而采用具有系统级性能的复杂的可编程器件（CPLD）和现场可编程门阵列（FPGA）实现可编程片上系统（System on a Programmable Logic Chip）成为今后的发展方向。
（２）工作速度高。现在许多可编程ASIC器件由引脚到引脚（pin－to－pin）间的传输延迟时间仅有数纳秒。这将使由可编程ASIC器件构成的系统具有更高的运行速度。
（３）多种编程技术。编程是把系统设计的程序化数据，按一定的格式装入一个或多个可编程ASIC器件的编程存储单元，定义内部模块的逻辑功能以及它们的相互连接关系。
早期的可编程逻辑器件的编程需要将芯片从印制板厂拆下，然后把它插在专用的编程器上进行的。例如PAL和GAL器件。
目前广泛采用的在系统可编程技术就是为克服这一缺点而产生的。所谓系统内可配置是指可编程ASIC除了具有为设计者提供系统内可在编程的能力，还具有将器件插在系统内或电路板仍然可以对其进行编程和再编程的能力。这就为设计者进行电子系统设计和开发提供了可实现的最新手段。采用这项技术，就可以像软件一样通过编程来配置系统内硬件，从而引入“软”硬件的全新概念。采用这种技术，对系统的设计、制造、测试和维护也产生了重大的影响，给样机设计、电路板调试、系统制造和系统升级带来革命性的变化。同时还使得新一代的电子系统的灵活性和适应性更强，这为系统设计师提供了极大的方便，为许多复杂的信号处理和信息加工的实现提供了新的思路和方法。
由于在系统可编程技术是可编程ASIC器件的发展方向，各器件制造商纷纷推出自己的在系统可编程产品，除Lattice公司的ispLSI，ispGAL和ispGDS外，近年来出现的许多公司生产的可编程ASIC器件均支持在系统可编程技术。
此外，还有一种反熔丝（Antifuse）工艺的一次性非丢失编程技术，具此特性的可编程ASIC芯片具有高可靠性，适用特殊场合。
（４）先进的测试技术。80年代后期，对电路板和芯片的测试出现了困难。随着集成电路密度的提高，集成电路的引脚也变得越来越密，测试变得很困难。例如，TQFP封装器件，管脚的间距仅有0．6mm，这样小的空间内几乎故不下一根探针。以往在生产过程中对电路板的检验是由人工或测试设备进行的现在已很难办到。
边界扫描技术正是在这种背景下产生的，主要解决芯片的测试问题。IEEEU49．1协议是由IEEE组织联合测试行动组(JTAG)在80年代提出的边界扫描测试技术标准，用来解决高密度引线器件和高密度电路板上的元件的测试问题。标准的边界扫描测试只需要四根信号线，能够对电路板上所有支持边界扫描的芯片内部逻辑和边界管脚进行测试。应用边界扫描技术能够增强芯片、电路板甚至系统的可测试性。
边界扫描技术有着广阔的发展前景。现在已经有多种器件支持边界扫描技术，如xilinx4000系列的FPGA以及Lattice的ispLSl3000和ispLSl6000系列都支持边界扫描。到了90年代末，所有新开发的可编程逻辑芯片都支持边界扫描技术。
（５）设计工具的不断完善。现代的EDA软件平台已突破了早期仅能进行PCB版图设计，它集设计、仿真、测试于一体，配备了系统设计自动化的全部工具：配置了多种能兼用和混合使用的逻辑描述输人工具，例如既支持功能完善的硬件描述语言如VHDL、Verilog HDL等作为文本输人，又支持逻辑电路图、工作波形图等作为图形输人；同时还配置了高性能的逻辑综合、优化和仿真模拟工具。如超高速集成电路硬件描述语言 VHDL就为设计者提供了这样一个优化的设计环境。它具有多层次描述系统硬件功能的能力，从系统的数学模型直到门级电路，而且可以将高层次的行为描述与低层次的 RTL描述和结构描述混合使用。设计人员只需将设计描述输入到计算机，设计综合工具自动将其转化为适当的物理实现，提高了设计效率，缩短了设计周期。
近年来发展迅速的可编程ASIC器件包括1984年发明的现场可编程门阵列（FPGA），以及随后出现的复杂可编程逻辑器件（CPLD）。由于这些器件大多具有在系统可编程的特性，具有很高的集成度和工作速度，所以利用复杂可编程逻辑器件CPLD和现场可编程逻辑阵列FPGA来进行ASIC设计是目前最为流行的方式之一。如今电子设计工程师只需一台计算机、一套与器件相应的开发软件和一片CPLD/FPGA芯片，就能在实验室或家中完成大规模集成电路和数字系统的设计。
在Internet迅速发展的今天，可编程ASIC设计所要用到的EDA工具和元件模块均可在网上流动。具有知识产权的IP模块(Intelligence Property Core)的使用是将来可编程ASIC器件设计中最有效的方法之一。IP模块一般是比较复杂的模块，如数字滤波器、总线接口、DSP、图像处理单元等，由于这类模块设计工作量大，设计者在进行设计、仿真、优化，逻辑综合、测试等方面化费大量劳动，因此各EDA公司芯片制造商均设有IP中心，在网上为设计者服务。销售方可利用Internet传播其EDA工具与IP模块，甚至提供成套解决方案，使设计者之间资源共享，从而加快产品设计，降低产品设计风险。此外，基于Internet的虚拟设计组亦已出现，因而可将世界范围内最优秀的设计人才资源恰当地组合起来，来解决日益复杂的电子系统设计问题。