触发器的VHDL描述

来源:本站
导读:目前正在解读《触发器的VHDL描述》的相关信息,《触发器的VHDL描述》是由用户自行发布的知识型内容!下面请观看由(电工学习网 - www.9pbb.com)用户发布《触发器的VHDL描述》的详细说明。

异步清零,异步置位触发器

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY Dchu IS

PORT (

CLK : IN STD_LOGIC;

ACLR : IN STD_LOGIC;

APRE : IN STD_LOGIC;

D : IN STD_LOGIC;

Q :OUT STD_LOGIC

);

END;

ARCHITECTURE FFQ OF Dchu IS

SIGNAL

Q1:STD_LOGIC;

BEGIN

PROCESS (APRE,ACLR,CLK,Q1)

BEGIN

IF ACLR='1' THEN

Q1<='0';

ELSIF APRE='1'

THEN Q1<='1';

ELSIF CLK'EVENT AND CLK='1'

THEN Q1<=D;

END IF;

END PROCESS;

Q<=Q1; END FFQ;

触发器的VHDL描述

同步清零触发器

触发器的VHDL描述

提醒:《触发器的VHDL描述》最后刷新时间 2023-07-10 03:51:46,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《触发器的VHDL描述》该内容的真实性请自行鉴别。