Lattice的ispLSI 1016的结构框图
共有44条引脚，等效有2000个逻辑门，双列直插式封装。
其内部有：1个全局布线区GRP(Global Routing Pool)，1个时钟分配网络二个宏块(Magablock)，宏块内部又有8个通用块GLB(Generic Logic Block)，1个输出布线区ORP(Output Routing Pool)，1个输入总线16个I/O口，2条输入引脚；
ispLSI1016内部信号来自I/O引脚的输入信号→输入总线→全局布线区(统一调度后) →分配给具体的GLB，而来自专用输入引脚的信号直接进入各自宏块的GLB，系统的逻辑功能主要决定于GLB。各GLB的输出可以反馈至全局布线区，也可经过布线区后再分配给具体的I/O引脚；系统时钟由时钟分配网络产生。
GLB结构分析：它是ispLSI的标准逻辑块。
内有：与阵列、乘积项共享阵列、可重构寄存器以及控制电路等四部分。
与阵列：18个输入项，可编制成20个积项，乘积项共享阵列：经过共享其它或门的输出，使GLB的每个输出最多拥有20个乘积项，以满足各种逻辑设计的要求；
可重构触发器：可以有组合形输出或经触发器后输出(重构)；
控制电路：为时钟信号，系统复位信号，以及输出使能；
ispLSI电路的I/O单元电路：
I/O单元的几种配置：纯输入，纯输出结构，双向I/O结构。
ispLSI1016的编程是在计算机控制下进行的。计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过5线编程接口与ispLSI1016连接。