异步时序逻辑电路的分析举例

来源：本站时间：2015-02-08 09:41:00

导读:目前正在解读《异步时序逻辑电路的分析举例》的相关信息，《异步时序逻辑电路的分析举例》是由用户自行发布的知识型内容！下面请观看由（电工学习网 - www.9pbb.com）用户发布《异步时序逻辑电路的分析举例》的详细说明。

在异步时序逻辑电路中，由于没有统一的时钟脉冲，分析时必须注意,触发器只有在加到其CP 端上的信号有效时，才有可能改变状态。否则，触发器将保持原有状态不变。因此，在考虑各触发器状态转换时,除考虑驱动信号的情况外，还必须考虑其CP 端的情况，即根据各触发器的时钟信号CP 的逻辑表达式及触发方式，确定各CP 端是否有触发信号作用（对于由上升沿触发的触发器而言，当其CP 端的信号由0变1时,则有触发信号作用；对于由下降沿触发的触发器而言,当其CP 端的信号由1变0时，则有触发信号作用）。有触发信号作用的触发器能改变状态；无触发信号作用的触发器则保持原有的状态不变。
例1 分析图1所示逻辑电路。

解：在此电路中，CP₁未与时钟脉冲源CP 相连，属异步时序电路。
1.写出各逻辑方程式
(1)各触发器的时钟信号的逻辑方程
CP₀=CP （时钟脉冲源），上升沿触发。
CP₁=Q₀ 仅当Q₀由0→1时，Q₁才可能改变状态，否则Q₁将保持原有状态不变。
(2)输出方程 Z=Q₁ⁿQ₀ⁿ(3)驱动方程

2.各触发器的次态方程

（CP由0→1时此式有效）

图1例1的逻辑电路图

（Q₀由0→1时此式有效）
3.列状态表，画状态图和时序图
列状态表的方法与同步时序电路基本相似，只是还应注意各触发器CP 端的状况（是否有上升沿作用）,因此，可在状态表中增加各触发器CP 端的状况,无上升沿作用时的CP 用0表示。该例题的状态表如表81所示：

表1 例1的状态表

Q₁ⁿ	Q₀ⁿ	CP₀	CP₁	Q₁ⁿ⁺¹Q₀ⁿ⁺¹/Z
0	0	↑	↑	11/0
0	1	↑	0	00/0
1	0	↑	↑	01/0
1	1	↑	0	10/1

由状态表可以画出状态图，如图2所示。此电路的时序图如图3所示。


图2例1的状态图	图3例1的时序图

4.逻辑功能分析
由状态图和时序图可知，此电路是一个异步四进制减法计数器,Z是借位信号,也可把该电路看作一个序列信号发生器。4T_CP为输出序列脉冲信号Z 的重复周期，1T_CP为脉宽。

提醒：《异步时序逻辑电路的分析举例》最后刷新时间 2023-07-10 03:57:10，本站为公益型个人网站，仅供个人学习和记录信息，不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权，请反馈至，我们会及时处理。本站只保证内容的可读性，无法保证真实性，《异步时序逻辑电路的分析举例》该内容的真实性请自行鉴别。