| 表1 PLD输入缓冲器真值表 |
 |
 (a) PLD的与门符号 (b) PLD的或门符号 图1 用PLD法表示的图形符号 |
 |
 (a) 与门默认状态符号 (b) 图a的等效符号 |
图2 PLD表示的与门阵列 |
图3 与门默认状态符号 |
导读:目前正在解读《基本门电路的PLD表示法》的相关信息，《基本门电路的PLD表示法》是由用户自行发布的知识型内容！下面请观看由（电工学习网 - www.9pbb.com）用户发布《基本门电路的PLD表示法》的详细说明。
PLD的输入缓冲器（或反馈缓冲器）采用互补输出结构，其图形符号如图1(b)所示，其真值表列于表1。
4输入端与门的PLD表示法如图1(a)所示。图中L1=ABCD，通常把A、B、C、D称为输入项， 称为乘积项（或简称积项）。4输入端或门如图1(b)所示，其中L2=A+B+C+D。
图2中与门G1对应的所有输入项均被编程接通，输出项恒等于0，这种状态为与门编程的默认状态，如图3(a)所示 。可以在与门G1中划一个"×"取代各输入项对应的"×"，其图形符号如图3(b)所示。
提醒：《基本门电路的PLD表示法》最后刷新时间 2023-07-10 03:57:02，本站为公益型个人网站，仅供个人学习和记录信息，不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权，请反馈至，我们会及时处理。本站只保证内容的可读性，无法保证真实性，《基本门电路的PLD表示法》该内容的真实性请自行鉴别。