时序电路的设计是分析方法的逆过程,是根据给定的状态图或通过对设计要求的分析得到的状态图,设计出时序电路的过程。时序逻辑电路可分为同步和异步,然而采用传统的时序电路的设计方法时,即使是同步时序电路的设计也需要7步,要进行复杂的计算来求状态方程、驱动方程,既繁琐又容易出错;对异步设计就更为复杂了。利用转换系统的特点和性质,提出一种新的时序电路的设计方法。
(1) 根据给定的时序电路，写出每个触发器的输入激励方程；
(2) 根据电路，写出时序电路的输出方程；
(3) 由激励方程和触发器的特征方程，写出触发器的下一状态方程；
(4) 由触发器的状态方程和时序电路的输出方程，作为电路的状态转移表和状态转移图，并进一步分析电路的逻辑功能。