寄存器常用的时序逻辑电路

来源:本站
导读:目前正在解读《寄存器常用的时序逻辑电路》的相关信息,《寄存器常用的时序逻辑电路》是由用户自行发布的知识型内容!下面请观看由(电工学习网 - www.9pbb.com)用户发布《寄存器常用的时序逻辑电路》的详细说明。

一、寄存器(基本寄存器)<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

可寄存一组二值代码,一个触发器能储存1位二值代码;N个触发器能储存N位二值代码。

实例:P235

74LS75是采用同步RS触发器构成的4位寄存器,CP高电平时,QD变化,CP低电平时,Q保持原来状态。

74LS175是由维持阻塞D触发器组成的4位寄存器,CP上升沿时Q的状态由D决定,其余时间Q保持。

CC4076是三态输出的4位寄存器。

上述三种寄存器是并行输入,并行输出的,简称并入并出。

二、移位寄存器

除可以存储代码外,还可将存储的代码在CP的作用下向左移或向右移。即将存储的代码低位移向高位或高位移向低位。

例:P236 5.3.4 4位移位寄存器

寄存器常用的时序逻辑电路

如输入1011,则移动情况:

寄存器常用的时序逻辑电路

D0=DI D1=Q0 D2=Q1 D3=Q2

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />=DI =Q0 =Q1 =Q2

=Qm1 m=123

右移(低位移向高位)

时序图:

4个移位CP后,Q3Q2Q1Q0=1011,与DI输入1011相同,即将串行输入的数据并行输出,第8CP后,Q3Q2Q1Q0回复为0DOQ3输出,第4到第7个脉冲到来后,从Q3输出1011,数据串行输出。

P238 5.3.6 JK触发器构成的移位寄存器。(右移)

m=123

例:P238 5.3.7 4位双向移位寄存器74LS194A:具有左、右移控制、数据并行输入、保持、异步置零(复位)等功能。

DIR:数据右移串行输入端 D0D3:数据并行输入端

DIL:数据左移串行输入端 Q0Q3 :数据并行输出端 S1S0:控制端

FF1为例:

S= R=G11

1S1=S0=0时,G11= =Q1 (保持)

2S1=S0=1时,G11= = D1 (并行输入)

3S1=0S0=1时,G11= =Q0(右移)

4S1=1S0=0时,G11= = Q2(左移)

74LS194A功能表(如右表)

寄存器常用的时序逻辑电路

N 位移位寄存器右移(低位移向高位)

寄存器常用的时序逻辑电路=D IL 寄存器常用的时序逻辑电路=Q m - 1 m=1 , 2 , 3 ,…, N

寄存器常用的时序逻辑电路=Q 0 寄存器常用的时序逻辑电路=Q 1 寄存器常用的时序逻辑电路=Q 2 …

N 位移位寄存器左移(高位移向低位)

寄存器常用的时序逻辑电路=D IR 寄存器常用的时序逻辑电路=Q m+1 m=0 , 1 , 2 ,…, N - 1

寄存器常用的时序逻辑电路=Q 1 寄存器常用的时序逻辑电路=Q 2 寄存器常用的时序逻辑电路=Q 3 …

提醒:《寄存器常用的时序逻辑电路》最后刷新时间 2023-07-10 03:57:16,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《寄存器常用的时序逻辑电路》该内容的真实性请自行鉴别。