SPI模块为了和外设进行数据交换，根据外设工作要求，其输出的串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够用于选择两种不同的传输协议进行数据传输。如果CPHA＝0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA＝1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设间时钟相位和极性应该一致。
由于SPI系统总线一共只需3～4位数据线和控制线即可实现与具有SPI总线接口功能的各种I/O器件进行连接，而扩展并行总线则需要8根数据线、8～16位地址线、2～3位控制线，因此，采用SPI总线接口可以简化电路设计，节省很多常规电路中的接口器件和I/O口线，提高设计的可靠性。
由此可见，在智能仪器和工业测控系统中，对于不具有SPI接口的单片机，当传输速度要求不是太高时，使用SPI总线可以增加应用系统接口器件的种类，可以提高应用系统的性能。
图 SPI总线接口电路结构